عنوان انگلیسی مقاله: LECTOR: A Technique for Leakage Reduction in CMOS Circuits
عنوان فارسی مقاله: لکتور: روشی برای کاهش نشتی در مدارات نیمه هادى اکسید فلزى تکمیلى
فرمت فایل ترجمه شده: فایل Word ورد 2007 یا 2003 (Docx یا Doc) قابل ویرایش
تعداد صفحات فایل ترجمه شده: 32
_______________________________________
چکیده
در
مدارات سیموس، کاهش ولتاژ آستانه به دلیل مقیاس بندی ولتاژ، منتهی به جریان
نشتی زیرآستانه و در نتیجه تلفات توان ایستا (استاتیک) می شود. در اینجا
ما روشی تازه به نام LECTOR برای طراحی گیت های سیموس که به طور قابل
توجهی جریان نشتی را بدون افزایش تلفات توان پویا (دینامیک) کاهش می دهد،
ارایه می کنیم. در روش پیشنهاد شده ما، دو ترانزیستور کنترل نشتی (یکی نوع n
و دیگری نوع p) در درون دروازه های منطقی که ترمینال گیت هر ترانزیستور
کنترل نشتی (LCT) توسط منبع گیت دیگر کنترل می شود را معرفی می کنیم. در
این آرایش، یکی از LCTها (منظور ترانزیستورهای کنترل نشتی) همیشه به ازای هر
ترکیب ورودی، نزدیک به ولتاژ قطع می باشد. این مقاومت مسیر Vdd به گراند
را کاهش داده، که این منجر به کاهش چشمگیر جریان نشتی می شود. نت لیست
سطح-گیت مدار داده شده، نخست به یک پیاده سازی گیت پیچیده CMOS استاتیک
تبدیل شده، و سپس LCTها به منظور دستیابی به یک مدار کنترل نشتی معرفی می
شوند. ویژگی قابل توجه LECTOR این است که در هر دو حالت فعال و غیرفعال
مدار، فعال می باشد که این منجر به کاهش نشتی بهتری نسبت به روش های دیگر
می شود. همچنین، روش ارایه شده، دارای محدودیت های کمتری نسبت به دیگر روش
های موجود برای کاهش نشتی دارد. نتایج تجربی نشان دهنده یک کاهش نشتی
متوسط 79. 4 درصدی را برای مدارات محک (بنچ مارک) MCNC’91 نشان می دهند.