عنوان انگلیسی مقاله: New Subthreshold Concepts in 65nm CMOS Technology
عنوان فارسی مقاله: مباحث جدید زیرآستانه ای در فناوری نیمه هادى اکسید فلزى تکمیلى 65 نانومتری
فرمت فایل ترجمه شده: فایل Word ورد 2007 یا 2003 (Docx یا Doc) قابل ویرایش
تعداد صفحات فایل ترجمه شده: 16
_______________________________________
چکیده
در
این مقاله، در مورد چالش های مختلف کار در ناحیه زیرآستانه ای در مدارهای
با فناوری CMOS 65 نانومتر، بحث می شود. مدارهای گوناگونی برای یافتن
بهترین آرایش در ناحیه کاری زیرآستانه ای مورد بررسی قرار می گیرد و در کار
با ولتاژهای تغذیه بسیار پایین شبیه سازی می گردد. برای پشتیبانی از مباحث
نظری انجام شده، آرایش های گوناگون مداری مورد آزمایش و شبیه سازی قرار می
گیرد. جنبه های گوناگون مدارهای فلیپ فلاپ با جزییات تشریح می شود تا
بهترین توپولوژی برای استفاده در ولتاژهای تغذیه بسیار پایین و کاربردهای
بسیار کم توان بررسی شود. نتایج شبیه سازی نشان می دهد مصرف توان در
مدارهای پیشنهادی این مقاله، مقایسه با دیگر فلیپ فلاپ ها حداقل 23% کاهش
می یابد. همچنین زمان راه اندازی و زمان نگهداری نیز بهبود می یابد.
کلمات کلیدی: ولتاژ پایین، کم توان، زیرآستانه، مقیاس نانو