عنوان انگلیسی مقاله: Power Efficient Processor Architecture and The Cell Processor
عنوان فارسی مقاله: معماری پردازنده قدرت کارآمد و پردازنده سلولی
فرمت فایل ترجمه شده: فایل Word ورد 2007 یا 2003 (Docx یا Doc) قابل ویرایش
تعداد صفحات فایل ترجمه شده: 9
_______________________________________
چکیده
معماری پردازنده قدرت کارآمد و پردازنده سلولی این
مقاله پیش زمینه و استدلالی را در مورد بعضی از معماری ها و تصمیمات جهت
طراحی در پردازنده سلولی، یعنی پردازنده ای که برای محاسبات فشرده و
کاربردهای رسانه ای غنی پهنای باند که مشترکا توسط شرکت های سونی، توشیبا و
IBM توسعه داده شده است، ارائه می دهد.
مقدمهبخش
بندی این مقاله به صورت زیر می باشد. بخش 2، به بحث در مورد بعضی از چالش
هایی می پردازد که طراحان ریزپردازنده ها با ان مواجه می باشند و انگیزه ای
را برای فعالیت در هر ترانزیستور به عنوان یک متریک رتبه اول برای کارایی
طرح ایجاد می کند. بخش 3 به بحث در مورد افزایش معماری ریزپردازنده به نسبت
این معیار متری می پردازد. بخش 4 به بحث در مورد بعضی از انتخاب های
معماری دیگر که باعث بهبود کارایی طرح و عملکرد پیک پردازنده می گردد، می
پردازد. بخش 5 به بحث در مورد بعضی از محدودیت های انتخاب های معماری که در
بخش 3 معرفی شد، می پردازد، و SMP غیرهمگن را به عنوان ابزاری برای غلبه
بر این محدودیت ها مطرح می کند. بخش 6 خلاصه ای از تشکیلات پردازنده سلولی
را بیان می کند.